主分類號: H01L 21/04(2006.01)
申請人: 富士電機株式會社
發明人: 河田泰之
摘要: 本發明提供能夠抑制碳化硅基板的表面缺陷的碳化硅半導體裝置的制造方法。首先,在碳化硅基板1的離子注入面,形成依次層疊了硅膜2以及碳膜3的雙層結構的保護膜4,進行活化熱處理。硅膜2的厚度t為1nm以上且3nm以下。碳膜3的厚度為20nm以上。通過在活化熱處理后除去碳膜3,進行其后的工序而在碳化硅基板1的離子注入面形成單元結構。在除去碳膜3后,使用XPS法以X射線入射角度45°分析碳化硅基板1的離子注入面的情況下,在碳化硅基板1的離子注入面,以使出現在結合能285eV~286eV的sp2鍵的碳的峰值強度相對于出現在結合能283eV~284eV的碳化硅的峰值強度的比值為0.4以下的方式設定保護膜厚度。
![](http://m.kubikeji.cn/photo/2017/01-11/zcd201701111359285321.jpg)